FΙ

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-164924

(43)公開日 平成6年(1994)6月10日

(51) Int.Cl.<sup>5</sup>

識別記号

庁内整理番号

技術表示箇所

H04N

1/40

101 B 9068-5C

1/028

A 8721-5C

5/335

R

審査請求 未請求 請求項の数4(全 9 頁)

(21)出願番号

特願平4-328934

(22)出願日

平成4年(1992)11月16日

(71)出願人 000005496

富士ゼロックス株式会社

東京都港区赤坂三丁目3番5号

(72)発明者 山田 紀一

神奈川県海老名市本郷2274番地 富士ゼロ

ックス株式会社内


(74)代理人 弁理士 阪本 清孝 (外1名)

#### (54) 【発明の名称】 イメージセンサ

#### (57)【要約】

【目的】 TFT駆動型イメージセンサにおいて、画像 信号に重畳するオフセットを除去して階調再現性の向上を図る。

【構成】 複数の受光素子をライン状に配列して成る受光素子アレイ50と、前配受光素子アレイで発生した電荷をブロック毎に転送する複数の薄膜トランジスタ51と、前配電荷を画像信号として出力する駆動IC52とを具備するイメージセンサにおいて、常時暗出力を発生する画素列(暗出力発生ダイオード12)と、入射光量に応じた出力を発生する画素列(フォトダイオード11)とにより前配受光素子アレイを構成する一方、暗出力を発生する画素と、入射光量に応じた出力を発生する画素と、入射光量に応じた出力を発生する画素との差分を出力する出力手段を設けることにより、暗出力に起因する不要なオフセット信号を各画素毎に除去する。



1

#### 【特許請求の範囲】

【請求項1】 複数の受光素子をライン状に配列して成る受光素子アレイと、前記受光素子アレイで発生した電荷をブロック毎に転送する複数の薄膜トランジスタと、前記電荷を画像信号として出力する駆動ICとを具備するイメージセンサにおいて、常時暗出力を発生する画素列と、入射光量に応じた出力を発生する画素列とにより前記受光素子アレイを構成することを特徴とするイメージセンサ。

【請求項2】 複数の受光素子をライン状に配列して成 10 る受光素子アレイと、前記受光素子アレイで発生した電荷をプロック毎に転送する複数の薄膜トランジスタと、前記電荷を画像信号として出力する駆動ICとを具備するイメージセンサにおいて、常時暗出力を発生する画素列とにより前記受光素子アレイを構成する一方、暗出力を発生する画素と、入射光量に応じた出力を発生する画素と、入射光量に応じた出力を発生する画素との差分を出力する出力手段を設けたことを特徴とするイメージセンサ。

【請求項3】 複数の受光素子をライン状に配列して成 20 る受光素子アレイと、前記受光素子アレイで発生した電 荷をプロック毎に転送する複数の薄膜トランジスタと、 前記電荷を画像信号として出力する駆動ICとを具備す るイメージセンサにおいて、常時暗出力を発生する画素 列と、入射光量に応じた出力を発生する画素列とにより 前記受光素子アレイを構成する一方、暗出力を発生する 画素にドレイン電極側が接続された薄膜トランジスタ と、該薄膜トランジスタのソース電極側とアースとの間 に接続されたスイッチング素子と、入射光量に応じた出 力を発生する画素にドレイン電極側が接続された薄膜ト ランジスタと、該薄膜トランジスタのソース電極側と前 記駆動IC内の増幅器の入力端子との間に接続されたス イッチング素子と、前記各薄膜トランジスタのソース電 極間に接続されたコンデンサと、を設けたことを特徴と するイメージセンサ。

【請求項4】 複数の受光素子をライン状に配列して成る受光素子アレイと、前記受光素子アレイで発生した電荷をブロック毎に転送する複数の薄膜トランジスタと、前記電荷を画像信号として出力する駆動ICとを具備するイメージセンサにおいて、常時暗出力を発生する画素列とにより前記受光素子アレイを構成する一方、暗出力を発生する画素とアースとの間に接続され暗出力による電荷を蓄積するコンデンサと、入射光量に応じた出力を発生する画素とアースとの間に接続され前記光量に応じた出力による電荷を蓄積するコンデンサと、入力端子に前記各コンデンサを接続し前記各コンデンサと、入力端子に前記各コンデンサを接続し前記各コンデンサに蓄積された電荷による電圧の差分を出力する前記駆動IC内の画像出力を出力する増幅器との間に接続されたスイッチング素子50

と、該増幅器の入力側に接続したコンデンサと、を設け たことを特徴とするイメージセンサ。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はファクシミリやスキャナ等の画像入力装置に使用されるイメージセンサに係り、特に、ライン状に配列された受光素子を複数のプロックに分割し、マトリックス駆動によりプロック毎に受光素子からの出力信号を読み取るため、各受光素子毎に薄膜トランジスタを接続したイメージセンサ(TFT駆動型イメージセンサ)において、出力オフセットが小さく階調再現性を良好とする構造に関する。

#### [0002]

【従来の技術】従来使用されている密着型のイメージセンサは、原稿幅に略等しい長さの長尺状の受光素子アレイに原稿面からの反射光をロッドレンズアレイを介して入射させ、受光素子アレイを構成する各受光素子の光電変換により原稿の画像情報に対応する電気信号を検出する。この種のイメージセンサとしては、各受光素子で発生した電荷を薄膜トランジスタ(TFT)によりプロック単位でマトリックス配線を用いて転送し、蓄積容量に電荷を一時保存した後に検出回路でプロック毎に時系列的に信号を読み出すことにより、1個の駆動用ICで1ラインの画像情報を読み取り可能として製造コストの軽減を図ることができるTFT駆動型イメージセンサが提案されている。

【0003】 TFT駆動型イメージセンサは、例えば図 6 に示すように、原稿幅とほぼ同じ長さにわたり一定の 密度で複数個の受光素子Pを配列した受光素子アレイ 5 0と、各受光素子Pに対して1:1に対応する複数個の **薄膜トランジスタ(TFT)Tから成る薄膜トランジス** タアレイ51と、受光素子Pに発生した電荷の検出を行 なう駆動用IC52と、前記各薄膜トランジスタTと駆 動用IC52とをマトリックス接続する配線53とから 構成されている。受光素子アレイ50は、n個を1プロ ックとしてKプロック分の受光素子Pから構成されてい る。各受光素子Pは薄膜トランジスタTのドレイン電極 に接続され、ブロックを構成するn個の薄膜トランジス タTのソース電極側がそれぞれ信号検出のための駆動用 IC52に接続されている。また、各薄膜トランジスタ Tのゲート電極は、プロック毎にゲート駆動線G1~Gk に接続されている。

[0004] 各受光素子Pはフォトダイオードであり、アノード側に正の電圧VBを印加することにより、逆パイアス状態としている。原稿面からの反射光が受光素子アレイ50に入射すると、蓄積期間中に光の入射によって内部発生した正孔・電子対は電荷として、受光素子Pの等価容量と薄膜トランジスタTのゲート,ドレイン間のオーバーラップ容量に蓄積された後、薄膜トランジスタTのゲート駆動線G1にパルスを印加し、ゲート駆動

3

線G1により導通状態となる薄膜トランジスタ(T11~T1n)のドレイン側の電荷nビット分を、配線が有する配線容量CLに転送する。そして、この蓄積電荷により駆動用IC52に接続される各共通信号線54の電位が変化し、この電位を駆動用IC52内のポルテージフォロワアンプで検出するとともに、アナログマルチプレクサによって時系列に出力線55に出力する。以降同様にして、ゲート駆動線G2~GKにパルスを与えて薄膜トランジスタTをプロック毎に逐次ONすることにより前記動作を繰り返し、受光素子アレイ50を形成するn×K 10ビット分の信号を時系列的に読み取り、更にローラ等の原稿送り手段(図示せず)により原稿を移動させて前記動作を繰り返し、原稿面全体の画像信号を得るものである(特開昭63-9358号公報参照)。

#### [0005]

【発明が解決しようとする課題】上記TFT駆動型イメージセンサに使用される薄膜トランジスタTは、大面積基板に多数形成する必要があることから半導体材料としてアモルファスシリコン (a-Si) を用いている。しかしながら、半導体材料としてのアモルファスシリコン 20は、本質的にトラップ準位が多数存在するため、スイッチング素子として動作させると、OFF状態でトラップ準位から電荷が放出されて薄膜トランジスタのソース側へ流れ出し、OFFリーク電流に似た現象として観測される。

【0006】すなわち、薄膜トランジスタのゲートにパ ルスが印加されると(第7図(a))、薄膜トランジス タのソース、ドレイン間には電荷転送の際に第7図 (b) に示すような電荷が流れる。この電荷はゲートが OFF状態となった後においても前記したトラップ準位 30 の存在により長い時定数をもって流れ続ける。この電荷 は、受光素子に生じる画像信号による電荷を配線容量C Lに転送後において、転送された電荷が明出力であるか 暗出力であるかにかかわらず前記配線容量CLに蓄積さ れる。従って、配線容量CLに蓄積された電荷により変 化した共通信号線54の電位を読み取る際、△g分の不 要な電荷蓄積がオフセットとなって信号に重畳し、イメ ージセンサとしての階調再現性を劣化させるという問題 点があった。また、前配Δαの値は薄膜トランジスタを **薄膜製造プロセスにて製造する際のソース、ドレイン、** ゲート電極又はチャネル領域の面積により相違するの で、画素毎に暗出力のバラツキが生じるという問題点が あった。

【0007】本発明は上記実情に鑑みてなされたもので、TFT駆動型イメージセンサにおいて、画像信号に 重畳するオフセットを除去して階調再現性の高いイメー ジセンサを提供することを目的としている。

#### [0008]

【課題を解決するための手段】上記従来例の問題点を解決するため請求項1のイメージセンサは、複数の受光素 50

子をライン状に配列して成る受光素子アレイと、前記受 光素子アレイで発生した電荷をプロック毎に転送する複 数の神膜トランジスタと、前記電荷を画像信号として出 力する駆動 I Cとを具備するイメージセンサにおいて、

常時暗出力を発生する画素列と、入射光量に応じた出力 を発生する画素列とにより前記受光素子アレイを構成す ることを特徴としている。

[0009] 請求項2のイメージセンサは、請求項1のイメージセンサの構成に加えて、暗出力を発生する画素と、入射光量に応じた出力を発生する画素との差分を出力する出力手段を設けたことを特徴としている。

【0010】請求項3のイメージセンサは、請求項1のイメージセンサの構成に加えて、暗出力を発生する画素にドレイン電極側が接続された薄膜トランジスタと、該薄膜トランジスタのソース電極側とアースとの間に接続されたスイッチング素子と、入射光量に応じた出力を発生する画素にドレイン電極側が接続された薄膜トランジスタと、該薄膜トランジスタのソース電極側と前記駆動IC内の増幅器の入力端子との間に接続されたスイッチング素子と、前記各薄膜トランジスタのソース電極間に接続されたコンデンサと、を設けたことを特徴としている。

【0011】請求項4のイメージセンサは、請求項1のイメージセンサの構成に加えて、暗出力を発生する画素とアースとの間に接続され暗出力による電荷を蓄積するコンデンサと、入射光量に応じた出力を発生する画素とアースとの間に接続され前配光量に応じた出力による電荷を蓄積するコンデンサと、入力端子に前配各コンデンサを接続し前記各コンデンサに蓄積された電荷による電圧の差分を出力する前配駆動IC内の声動増幅器と、該差動増幅器の出力側と前記駆動IC内の画像出力を出力する増幅器との間に接続されたスイッチング素子と、該増幅器の入力側に接続したコンデンサと、を設けたことを特徴としている。

#### [0012]

【作用】請求項1のイメージセンサによれば、常時暗出力を発生する画素列と、入射光量に応じた出力を発生する画素列とにより前記受光素子アレイを構成したので、各画素について暗出力を出力させることができ、暗出力に起因する不要なオフセット信号を各画素毎に補正可能とすることができる。

【0013】請求項2のイメージセンサによれば、暗出力を発生する画素と、入射光量に応じた出力を発生する画素との差分を出力する出力手段を設けたので、暗出力に起因する不要なオフセット信号を各画素毎に除去することができる。

[0014] 請求項3のイメージセンサによれば、各薄膜トランジスタが導通状態になると、各薄膜トランジスタのソース電極間に接続されたコンデンサの一方の電極に入射光量に応じた電荷が、他方の電極に暗出力による

電荷が蓄積される。その後、各薄膜トランジスタが非導 通状態になると、薄膜トランジスタの半導体活性層にト ラップされていた電荷が徐徐に各薄膜トランジスタのソ ース電極側に流出して前記コンデンサの両端の電荷量が 変化する。前記トラップにより生じる電荷量は入射光量 に依存せず一定の時定数を持って発生するので、前記コ ンデンサに蓄積されている電荷量はそれぞれ同じ量だけ 変化し、コンデンサで正味蓄積されている電荷は常に受 光素子で発生した光電荷のみとなる。従って、薄膜トラ ンジスタのソース電極側と前記駆動 I C内の増幅器の入 10 力端子との間に接続されたスイッチング素子及び、薄膜 トランジスタのソース電極側とアースとの間に接続され たスイッチング素子を導通状態とすれば、前記コンデン サに正味菩積されている電荷による電位変化を読み取る ことができる。

【0015】 請求項4のイメージセンサによれば、各薄 膜トランジスタが導通状態になると、各コンデンサには 暗出力による電荷及び入射光量に応じた出力による電荷 がそれぞれ蓄積される。その後、各薄膜トランジスタが 非導通状態になると、薄膜トランジスタの半導体活性層 20 にトラップされていた電荷が徐徐に各薄膜トランジスタ のソース電極側に流出して前記各コンデンサの電荷量が 変化する。前記トラップにより生じる電荷量は入射光量 に依存せず一定の時定数を持って発生するので、前記各 コンデンサに蓄積されている電荷量はそれぞれ同じ量だ け変化する。各コンデンサは、駆動IC内の差動増幅器 の入力端子に接続したので、差動増幅器の出力側と増幅 器との間に接続されたスイッチング素子を導通状態とす れば、差動増幅器の出力側に接続されたコンデンサに は、受光素子で発生した正味の光電荷のみが蓄積され、 この電荷による電位変化を読み取ることができる。

#### [0016]

【実施例】本発明に係るイメージセンサの一実施例につ いて図1及び図2を参照しながら説明する。図2は本発 明の一実施例に係るイメージセンサの等価回路構成図、 図1はイメージセンサの一画素分を示す等価回路図であ る。図中、図6と同一構成をとる部分については同一符 号を付している。イメージセンサは、画像情報を光電変 換するための一画案を受光素子ユニット10で構成し、 n個の受光素子ユニット10を1プロックとし、K個の プロックをガラス等の絶縁性基板上に並設して受光素子 アレイを形成している。第1プロックを構成する受光素 子ユニット10は、それぞれ共通信号線54を介して駆 動用IC52に接続されている。また、第2~第Kプロ ックを構成する受光素子ユニット10は、配線53及び 共通信号線54を介して駆動用IC52に接続されてい

【0017】駆動用IC52内において、共通信号線5 4は入力スイッチ I Sを介してポルテージフォロワアン プ56に接続されている。ボルテージフォロワアンプ5

6の入力側には、アースとの間にリセットスイッチRS が接続されている。ポルテージフォロワアンプ56の出 カ側は、シフトレジスタ57により順次オンするアナロ グスイッチSWを介して出力信号線55に接続され、 ボ ルテージフォロワアンプ56の出力をプロック中の各画 素毎に時系列的に抽出するように構成されている。

【0018】受光素子ユニット10は、図1に示すよう に、フォトダイオード11と、暗出力発生ダイオー ド1 2と、ドレイン電極側を各ダイオードのアノード側に接 続した薄膜トランジスタT1, T2と、薄膜トランジス **夕T1,T2のソース電極同士間に接続されたコンデン** サCaと、薄膜トランジスタT2のソース電極側とアー スとの間に接続された出力選択用スイッチOSとから構 成されている。フォトダイオード11及び暗出力発生ダ イオード12のカソード側は互に接続され、正の電圧V Bが印加されて各ダイオードを逆バイアス状態としてい る。フォトダイオード11と暗出力発生ダイオード12 は、受光素子アレイ方向に対して直交する方向に並設す るように基板上に配置することにより、受光素子アレイ 方向に各ダイオードがライン状に配置可能としている。 また、薄膜トランジスタT1のソース電極側は共通信号 線54に接続されている。

【0019】フォトダイオード11は入射光量に応じた **電荷を発生させるものであり、暗出力発生ダイオード1** 2は入射光量に依存しない電荷を発生させるものであ る。薄膜トランジスタT1,T2は、前記各ダイオード に蓄積された電荷をコンデンサCaに転送するためのも のであり、共通のゲート駆動線Gに接続されるとともに ブロック毎に導電状態となるように駆動IC52内のゲ ート電圧制御回路58により制御されている。コンデン サCaは、入射光量により生じた正味の電荷を蓄積する ための容量部である。

【0020】フォトダイオード11は、例えば、下部電 極となるクロム (С r) 等による帯状の金属電極、水素 化アモルファスシリコンから成り画素毎(各フォトダイ オード11毎) に離散的に分割形成された光導電層、同 様に分割形成された酸化インジウム・スズ等から成る透 明電極をガラス等の絶縁性基板上に順次積層及びパター ニングした薄膜サンドイッチ構造で形成されている。 ま た、暗出力発生ダイオード12はフォトダイオード11 と同様の構造を有し、更に光入射側に光の入射を遮断す るためアルミニウム等の金属膜を形成している。

【0021】薄膜トランジスタT1, T2は、フォトダ イオード11及び暗出力発生ダイオード12が形成され た基板上に、ゲート電極としてのクロム(Cr1)層、 ゲート絶縁層としての窒化シリコン(SiNx)膜、半 導体活性層としてのアモルファスシリコン (a - S i: H) 層、前記ゲート電極に対向するように設けられたト ップ絶縁層としての窒化シリコン膜、オーミックコンタ 50 クト層としてのn\*アモルファスシリコン層、互に分離

30

して配置されたドレイン電極及びソース電極としてのクロム (Cr2)層、絶縁層としてのポリイミド膜を順次積層した逆スタガ構造で構成されている。前記ドレイン電極及びソース電極は、ポリイミド膜に穿孔したコンタクト孔を介してアルミニウム等から成る配線層に接続されている。

【0022】次に、上記イメージセンサの原稿読み取り動作について、図1の一画素分の等価回路図及び図3のタイミングチャートを参照しながら説明する。受光素子ユニット10には上方より原稿面からの反射光が入射すると、フォトダイオード11には受光量に応じて光電荷が発生し、この電荷はフォトダイオード11の寄生容量部分に蓄積する。一方、暗出力発生ダイオード12は光入射側に金属膜が形成されているので光電荷は発生しないが暗電荷が発生し、フォトダイオード11と同様にこの電荷が寄生容量部分に蓄積する。

【0023】時間taにおいて、薄膜トランジスタT 1. T2のゲート電極にゲート駆動線Gよりゲートパル スが印加されると、薄膜トランジスタT1、T2はオン 状態となって電荷転送が開始され、フォトダイオード1 1及び暗出力発生ダイオード12の寄生容量に蓄積され ていた電荷がコンデンサCaの両端に転送される。図3 のQP及びQDは薄膜トランジスタT1, T2を流れる電 荷量を示している。時間tbにおいて、薄膜トランジス タT1, T2がオフ状態となると、コンデンサCaの一 方の端子には光入射により発生した電荷の蓄積が、コン デンサCaの他方の端子には暗電荷の蓄積が終了する。 時間tb後においては、本来であれば電荷の変化は生じ ないが、薄膜トランジスタT1, T2の半導体活性層と してのアモルファスシリコン膜中にトラップされていた。 電荷が徐徐に薄膜トランジスタT1, T2のソース電極 側に流出するため、コンデンサCaの両端の電荷量が変 化する。しかし、トラップにより生じる電荷量は、図3. のQP、QD及び図7 (b) に示したように、入射光量に 依存せず一定の時定数をもって発生するので、コンデン サCaの両端に蓄積されている電荷量はそれぞれ同じ量 だけ変化することになり、コンデンサCaで正味蓄積さ れている電荷は常にフォトダイオード11が受光して発 生した光電荷のみとなる。

[0024] その後、時間 t c において駆動 I C の入力スイッチ I S 及び出力選択用スイッチ O S をオンすることによりグランド電位を基準として、コンデンサ C a に正味蓄積されている電荷のみを共通信号線 5 4 に電圧として取り出す。前記共通信号線 5 4 の電位は、ポルテージフォロワアンプ 5 6 で検出され、アナログスイッチ S Wによって時系列に出力線 5 5 に出力する。信号抽出後、時間 t d において、次ラインの読み取り動作のため、リセットスイッチR S をオンしてコンデンサ C a の電荷をリセットする。

[0025] 上記実施例によれば、コンデンサCaの両 50

8

端に入射光量に応じた電荷及び暗出力による電荷がそれぞれ薄膜トランジスタT1, T2を介して蓄積されるように構成したので、薄膜トランジスタT1, T2の半導体活性層中のトラップ準位に保持されていた電荷が放出しても、コンデンサCaに正味蓄積される電荷量は前記電荷の影響を受けないので、画像信号中のオフセットを除去することができる。また、暗出力発生ダイオード12を各画素毎に設けたので、暗出力補正を画素毎に行なうことができる。

【0026】図4は本発明の他の実施例のイメージセン サの一画素分の等価回路を示すもので、図1と同一の構 成をとる部分については同一符号を付し、構成が異なる 部分を中心に説明する。フォトダイオード11に接続さ れた薄膜トランジスタT1のソース側とアースとの間に コンデンサC1を接続し、暗出力発生ダイオード12に 接続された薄膜トランジスタT2のソース側とアースと の間にコンデンサC2を接続している。また、コンデン サC1及びコンデンサC2にはリセットスイッチRSが それぞれ並列に接続されている。 薄膜トランジスタ T1 及び薄膜トランジスタT2のドレイン側は差動増幅器1 3の入力側にそれぞれ接続され、差動増幅器13の出力 側は入力スイッチISを介してポルテージフォロワアン プ56に接続されている。ポルテージフォロワアンプ5 6の入力側とアースとの間には、コンデンサC3及びリ セットスイッチRSが互いに並列に接続されている。

【0027】次に、上記イメージセンサの原稿読み取り動作について、図4の一画素分の等価回路図及び図5のタイミングチャートを参照しながら説明する。受光素子ユニット10には上方より原稿面からの反射光が入射すると、フォトダイオード11には受光量に応じて光電荷が発生し、この電荷はフォトダイオード11の寄生容量部分に蓄積する。一方、暗出力発生ダイオード12は光入射側に金属膜が形成されているので光電荷は発生しないが暗電荷が発生し、フォトダイオード11と同様にこの電荷が寄生容量部分に蓄積する。

サC1及びコンデンサC2の電荷量が変化する。しか し、トラップにより生じる電荷量は、図5のQP、QD及 び図7 (b) に示したように、人射光量に依存せず一定 の時定数をもって発生するので、コンデンサC1及びコ ンデンサC2に蓄積されている電荷量はそれぞれ同じ量 だけ変化する。

【0029】従って、時間tcにおいて駆動ICの入力 スイッチISをオンすると、差動増幅器13の出力側の コンデンサC3には、前記コンデンサC1及びコンデン 積される電荷は常にフォトダイオード 1 1 が受光して発 生した光電荷のみとなり、この電荷により共通信号線5 4の電圧が変化する。前記共通信号線54の電位は、ボ ルテージフォロワアンプ56で検出され、アナログスイ ッチSWによって時系列に出力線55に出力される。信 号抽出後、時間 t d において、次ラインの読み取り動作 のため、リセットスイッチRSをそれぞれオンしてコン デンサC1, コンデンサC2, コンデンサC3の電荷を リセットする。

[0030] 上記実施例によれば、コンデンサC1及び 20 コンデンサC2に入射光量に応じた電荷及び暗出力によ る電荷がそれぞれ薄膜トランジスタT1、T2を介して 蓄積し、電荷の差を更にコンデンサC3に蓄積するよう に構成したので、薄膜トランジスタT1, T2の半導体 活性層中のトラップ準位に保持されていた電荷が放出さ れても、コンデンサC3に蓄積される電荷量は前記電荷 の影響を受けないので、画像信号中のオフセットを除去 することができる。また、暗出力発生ダイオード12を 各画素毎に設けたので、暗出力補正を画素毎に行なうこ とができる。

#### [0031]

【発明の効果】請求項1のイメージセンサによれば、T FT駆動型のイメージセンサにおいて、常時暗出力を発 生する画素列と、入射光量に応じた出力を発生する画素 列とにより前記受光素子アレイを構成したので、各画素 について暗出力を出力させることができ、暗出力に起因 する不要なオフセット信号を各画素毎に補正可能とし、 階調再現性の向上を図ることができる。

[0032] 請求項2のイメージセンサによれば、TF T駆動型のイメージセンサにおいて、暗出力を発生する 40 画素と、入射光量に応じた出力を発生する画素との差分 を出力する出力手段を設けたので、暗出力に起因する不 要なオフセット信号を各画素毎に除去して階調再現性の 向上を図ることができる。

[0033] 請求項3のイメージセンサによれば、TF T駆動型のイメージセンサにおいて、常時暗出力を発生 する画案列と、入射光量に応じた出力を発生する画案列 10

を設け、暗出力を発生する画素に接続された薄膜トラン ジスタのソース電極を、一方の端子が接地されたスイッ チング素子に接続し、人射光量に応じた出力を発生する 画素に接続された薄膜トランジスタのソース電極を駆動 ICの入力端子に接続し、前記各薄膜トランジスタのソ 一ス電極同士をコンデンサを介して接続する構成とした ので、暗出力に起因する不要なオフセット信号を各画素 毎に除去して階調再現性の向上を図ることができる。

【0034】請求項4のイメージセンサによれば、TF サC2に蓄積されている電荷量の差が蓄積されるが、蓄 10 T駆動型のイメージセンサにおいて、常時暗出力を発生 する画素列と、入射光量に応じた出力を発生する画素列 とを設け、暗出力による電荷を一方のコンデンサに蓄積 するとともに、入射光量に応じた出力による電荷を他方 のコンデンサに蓄積し、更に前記電荷の差を差動増幅器 を介して別のコンデンサに蓄積するように構成したの で、暗出力に起因する不要なオフセット信号を各画素毎 に除去して階調再現性の向上を図ることができる。

#### 【図面の簡単な説明】

本発明の一実施例に係るイメージセンサの一 【図1】 画素を示す等価回路図である。

実施例に係るイメージセンサの全体構成を示 【図2】 す等価回路図である。

【図3】 図1のイメージセンサの読み取り動作を説明 するためのタイミングチャート図である。

【図4】 本発明の他の実施例に係るイメージセンサの 一画素を示す等価回路図である。

【図5】 図4のイメージセンサの読み取り動作を説明 するためのタイミングチャート図である。

【図6】 従来のマトリックス駆動型のイメージセンサ の等価回路図である。

【図7】 マトリックス駆動型のイメージセンサにおい て、オフセットが生じる原理を説明するための波形図で あり、(a) は薄膜トランジスタのゲート電極に印加さ れるパルス波形、(b)は薄膜トランジスタのドレイン 電極とソース電極間を流れる電荷量を示す波形図であ


#### 【符号の説明】

11…フォトダイオード、 10…受光素子ユニット、 12…暗出力発生ダイオード、 13…差動増幅器、 50…受光素子アレイ、 51…薄膜トランジスタア レイ、 52…駆動用IC、 5 3 …配線、 54…共 56…ポルテージフォロ 55…出力線、 通信号線、 57…シフトレジスタ、58…ゲート電圧 ワアンプ、 Ca, C1, C2, C3…コンデンサ、 制御回路、 IS…入力スイッチ、 OS…出力選択用スイッチ、 SW…アナログスイッチ


(7)

特開平6-164924

【図1】





[図2]




(8)

特開平6-164924







【図4】



【図7】





(9)

特開平6-164924

[図6]

